工信版（中職）計算機原理模塊五教學課件
單擊此處編輯母版標題樣式,,單擊此處編輯母版文本樣式,,第二級,,第三級,,第四級,,第五級,,,*,YCF,（中職）計算機原理模塊五教學課件,模塊5 存儲器系統(tǒng),任務1 存儲器概述,,5.1.1 存儲器的分類,,5.1.2 存儲器的常用性能指標,,5.1.3 存儲系統(tǒng)的層次結構,,任務2 半導體存儲器,,5.2.1 內存儲器,,5.2.2 隨機存儲器,,5.2.3 只讀存儲器,下一頁,,,模塊5 存儲器系統(tǒng),5.2.4 內存條,,5.2.5 內存儲器的主要性能指標,,任務3 16位微處理器的存儲管理,,5.3.1 分段存儲管理,,5.3.2 存儲管理的相關術語,,任務4 新型存儲器技術,,5.4.1 多體交叉存儲器,下一頁,上一頁,,,模塊5 存儲器系統(tǒng),5.4.2 高速緩沖存儲器(cache),,5.4.3 虛擬存儲器,上一頁,,,任務1存儲器概述,本模塊主要介紹半導體存儲器的基礎知識，包括微機系統(tǒng)中常用存儲器的分類、性能指標及層次結構;半導體存儲器的基本結構、工作原理及與CPU的連接等內容;最后介紹了微機系統(tǒng)中的輔助存儲器和新型存儲器技術通過本模塊的學習，讀者應了解存儲器的分類和層次結構，掌握常用的RAM和ROM基本結構、原理和特點;靈活運用存儲器與CPU進行連接和擴展;了解新型存儲器技術的特性，并側重其應用。
下一頁,返回,,,任務1存儲器概述,存儲器是計算機中用來存儲信息的部件有了存儲器計算機才具有“記憶”功能，才能把要執(zhí)行的程序、數(shù)據(jù)和處理結果存儲在計算機中，使計算機能自動連續(xù)地工作因此，存儲器是微機系統(tǒng)不可缺少的組成部分，是計算機中各種信息的存儲和交流中心在運行程序時，CPU自動連續(xù)從存儲器中取出指令并執(zhí)行指令規(guī)定的操作，計算機每完成一條指令，至少要執(zhí)行一次訪問存儲器的操作，并把處理結果存儲在存儲器中5.1.1存儲器的介類,,1.按存儲介質分類,,存儲介質是指存儲二進制信息的物理載體，這種載體具有表現(xiàn)兩種相反物理狀態(tài)的能力，存儲器的存取速度就取決于這兩種物理狀態(tài)的改變速度目前使用的存儲介質主要有半導體器件、磁性材料和光學材料下一頁,返回,上一頁,,,任務1存儲器概述,(1)用半導體器件做成的存儲器稱為半導體存儲器從制造工藝的角度又把半導體存儲器分為雙極型和MOS型等2)用磁性材料做成的存儲器稱為磁表面存儲器，如磁盤存儲器和磁帶存儲器3)用光學材料做成的存儲器稱為光表面存儲器，如光盤存儲器2.按讀/寫功能分類,,存儲器按讀/寫功能分為只讀存儲器和隨機存取存儲器1)只讀存儲器(Read Only Memory , ROM)。
如果存儲器所存儲的內容固定不變，即只能讀出不能寫入，稱為只讀存儲器一般用來存放微機的系統(tǒng)程序，如系統(tǒng)管理程序、監(jiān)控程序等下一頁,返回,上一頁,,,任務1存儲器概述,(2)隨機存取存儲器(Random Access Memory , RAM)既能讀出又能寫入的存儲器稱為隨機存取存儲器，又稱讀/寫存儲器主要存放各種輸入、輸出數(shù)據(jù)及中間結果，并可與外存儲器交換信息以及作為堆棧使用3.按作用分類,,根據(jù)存儲器在微機系統(tǒng)中所起作用可分為主存儲器(又稱內存儲器，簡稱內存)、輔助存儲器(又稱外存儲器，簡稱外存)和高速緩沖存儲器(Cache)等1)主存儲器在主機內部，存放當前正在運行的程序和數(shù)據(jù)主存儲器與CPU及各種接口電路一起構成微機主機，CPU通過指令可直接訪問主存儲器計算機要解決的問題越復雜，所要求的主存容量就越大，對主存儲器的讀寫速度要求也越高因此，主存儲器的存取速度要和CPU的處理速度相匹配現(xiàn)代微機大多采用半導體存儲器作為主存儲器下一頁,返回,上一頁,,,任務1存儲器概述,(2)輔助存儲器屬于計算機的外部設備，用來存儲CPU當前操作暫時用不到的程序或數(shù)據(jù)，它存儲的信息在CPU需要時可通過接口電路成批輸入到主存儲器后供CPU處理，CPU不能直接用指令對輔存進行讀寫操作。
其特點是存儲容量大，價格便宜，所存儲的信息斷電后不會丟失，但速度較慢現(xiàn)代微機常使用軟盤、硬盤和光盤作為輔助存儲器，存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫3)高速緩沖存儲器是計算機系統(tǒng)中的一個高速小容量存儲器，位于CPU和內存之間現(xiàn)代微機中，為提高計算機的處理速度，利用高速緩存來暫存CPU正在使用的指令和數(shù)據(jù)，可以加快信息傳遞的速度目前，高速緩存主要由高速靜態(tài)RAM組成下一頁,返回,上一頁,,,任務1存儲器概述,5.1.2存儲器的常用性能指標,,1.存儲容量,,存儲器可以存儲的二進制信息總量稱為存儲容量它是存儲器的一個重要指標，容量越大，意味著所能存儲的二進制信息越多存儲器由許多存儲單元組成，每個存儲單元可存放8位二進制信息，其位數(shù)稱為存儲單元的長度存儲容量一般可表示為存儲容量=存儲器單元數(shù)x每單元二進制位數(shù)存儲容量通常以字節(jié)(8位二進制數(shù))為單位，用B ( Byte)表示如一個存儲器有4 096個單元，每個單元可存放8位二進制信息，則存儲容量為4096 x 8，也就是4 096 B大容量存儲器用千字節(jié)(KB)、兆字節(jié)(MB)、吉字節(jié)(GB )、太字節(jié)(TB)等表示其換算關系如下下一頁,返回,上一頁,,,任務1存儲器概述,1 KB=2,10,R=1024 B 1 MB=2,20,R=1024KB,,1 GB=2,30,B=1024 MB 1 TB=2,40,B=1024 GB,,2.存取速度,,存儲器的存取速度可用存取時間和存取周期來衡量。
1)存取時間指啟動一次存儲器操作到完成該操作所用的時間具體說是從存儲器接收到尋址地址開始到取出或存入數(shù)據(jù)為止所需時間手冊上給出這個參數(shù)的上限值，稱為最大存取時間2)存取周期指連續(xù)兩次獨立的存儲器操作最小時間間隔存取周期略大于存取時間，其差別與存儲器的物理實現(xiàn)有關下一頁,返回,上一頁,,,任務1存儲器概述,存取速度的度量單位通常采用納秒(ns)目前高速存儲器的存取速度已小于20ns存取時間越小，存取速度就越快3.價格,,存儲器價格常用每位價格來衡量設存儲器容量為S，總價格為C，則每位價格為P=S/C它不僅包含了存儲元件本身價格，也包括為該存儲器操作服務的外圍電路價格一般來說，主存儲器價格較高，輔助存儲器價格則低得多存儲器總價格正比于存儲容量，反比于存取速度速度較快的存儲器，其價格也較高，容量也不可能太大因此，容量、速度、價格3個指標之間是相互制約的衡量存儲器性能的其他指標還有體積、質量、品質等，用戶在設計和選用存儲器時要綜合考慮這些因素，根據(jù)實際需要全面衡量，盡可能滿足主要要求并兼顧其他，盡量提高性能價格比下一頁,返回,上一頁,,,任務1存儲器概述,5.1.3存儲系統(tǒng)的層次結構,,現(xiàn)代微機系統(tǒng)對存儲器的基本要求是容量大、速度快和成本低，但要想在一個存儲器中同時兼顧這三方面的要求是很困難的。
1)首先要考慮存儲系統(tǒng)的容量容量要求很大的存儲系統(tǒng)僅僅采用單一結構的存儲器是無法滿足要求的，至少需要兩種存儲器:主存儲器和輔助存儲器使用速度較快、容量不大的半導體存儲器作為主存儲器，而用容量極大、價格較便宜的磁帶、磁盤、光盤作為輔助存儲器把CPU當前正在運行的程序和數(shù)據(jù)放在主存中，把暫時不用的程序和數(shù)據(jù)放在輔存中程序執(zhí)行過程中，不斷把位于輔存中即將處理的信息調入主存，處理完畢的信息不斷調出主存下一頁,返回,上一頁,,,任務1存儲器概述,這個工作由計算機自動完成，即采用虛擬存儲器技術這種系統(tǒng)中，程序員面對的是一個既有主存速度，又有輔存容量的存儲器整體，編程時可直接使用輔存容量的地址空間，而不必考慮主存的容量限制虛擬存儲技術較好地解決了存儲系統(tǒng)的容量問題2)其次要考慮存儲系統(tǒng)的速度由于CPU處理指令和數(shù)據(jù)的速度比從主存儲器讀取指令和數(shù)據(jù)的速度快，因此，主存儲器讀取速度成為整個系統(tǒng)的“瓶頸”為解決存儲速度問題，在存儲系統(tǒng)結構上可采用高速緩沖存儲器(Cache)Cache的存取速度與CPU工作速度相當，容量較小，位于CPU和主存之間它存放的內容是當前機器運行中最活躍的一部分信息，是主存中部分信息的副本。
程序運行時，計算機自動把要執(zhí)行的程序和數(shù)據(jù)從主存調入Cache，這樣CPU只要訪問Cache就可取得所需信息，只有當CPU所需信息不在Cache時才去訪問主存不斷用新的信息更新Cache的內容就可使CPU大部分信息訪問操作在Cache中進行，以減少對慢速主存的訪問次數(shù)下一頁,返回,上一頁,,,任務1存儲器概述,為解決存儲器的容量、速度、價格三者之間的矛盾，人們除了不斷研制新的存儲器件，改進存儲性能外，還要從存儲系統(tǒng)結構上研究更加合理的結構模式，形成存儲系統(tǒng)的多級層次結構把不同存儲容量、存取速度和價格的存儲器按層次結構組成多層存儲器，并通過管理軟件和輔助硬件有機組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中目前，計算機存儲系統(tǒng)通常采用3級層次結構，由高速緩沖存儲器(Cache)、主存儲器和輔助存儲器組成，如,圖5-1,所示下一頁,返回,上一頁,,,任務1存儲器概述,圖5-1,的存儲系統(tǒng)多級層次結構由上向下分為3級，其容量逐漸增大，速度逐級降低，成本則逐次減少整個結構又可看成2個層次:分別是主存-輔存層次和Cache-主存層次系統(tǒng)中每一種存儲器都不再是孤立的存儲器，而是一個有機的整體。
它們在輔助硬件和操作系統(tǒng)的管理下，可把主存-輔存層次作為一個存儲整體，形成的可尋址存儲空間比主存儲器空間大得多由于輔存容量大，價格低，使得存儲系統(tǒng)的整體平均價格降低而Cache的存取速度可和CPU的工作速度相媲美，故Cache-主存層次可縮小主存和CPU之間的速度差距，從整體上提高存儲器系統(tǒng)的存取速度盡管C ache成本高，但由于容量較小，故不會使存儲系統(tǒng)的整體價格增加很多下一頁,返回,上一頁,,,任務1存儲器概述,綜上所述，一個較大的存儲系統(tǒng)由各種不同類型的存儲設備構成，這樣的系統(tǒng)是一個具有多級層次結構的存儲系統(tǒng)該系統(tǒng)既有與CPU相近的速度，又有極大的容量，而價格又是較低的可見，采用多級層次結構的存儲器系統(tǒng)可有效解決存儲器的速度、容量和價格之間的矛盾返回,上一頁,,,任務2半導體存儲器,5.2.1內存儲器,,內存儲器是指微機系統(tǒng)中存放程序和數(shù)據(jù)的部件，是CPU能直接對其進行存取操作的部件，它由一組或多組具有數(shù)據(jù)存儲功能以及能進行讀寫操作的大規(guī)模集成電路組成把這種多個封裝好的集成電路存儲器芯片、電容、電阻等元器件都焊接在一小條印制電路板上而構成了大容量的內存儲器部件這種電路板又是被插在主板上的，所以稱為微機硬件系統(tǒng)內的內存儲器條。
在內存儲器內主要是存放正在執(zhí)行的程序和被處理的數(shù)據(jù)根據(jù)存儲信息的特點不同，內存儲器又有兩種基本的類型:一類是隨機存儲器(RAM)，另一類是只讀存儲器(ROM)下一頁,返回,,,任務2半導體存儲器,5.2.2隨機存儲器,,隨機存儲器(Random Access Metnory,RAM)是一種既能讀出也能寫入的存儲器，它適合于存放用戶程序和數(shù)據(jù)，因為這類信息是經常變化的RAM有如下3個特點1)可以讀出，也可以寫入讀出時并不損壞所存儲的內容，只有在寫入時才修改原來所存儲的內容2)所謂隨機存取，意味著存取任一單元所需的時間相同存儲單元排成二維陣列，就像通過X ,Y兩個坐標就能確定一個點那樣3)當斷電后，存儲的內容立即消失，又稱為NOVRAM( Non Volatile RAM)或NVRAMRAM分為雙極性RAM和MOS RAM兩大類下一頁,返回,上一頁,,,任務2半導體存儲器,1.雙極性RAM,,雙極性RAM由于它是以晶體管觸發(fā)器作為基本存儲元件，所以擁有存取速度快的優(yōu)點雙極性RAM自身是晶體管觸發(fā)器，使用的晶體管數(shù)量比MOS RAM用得多，從而也顯現(xiàn)出它的諸多缺點，像集成度低(與MOS RAM比較)、功耗大，導致其成本也高。
只有在對速度的需求超過了對成本的需求時，才會采用雙極性RAM像存儲器系統(tǒng)中的Cache這種存儲器就常采用雙極性RAM2 .MOS RAM,,由MOS電路構成的RAM，又可分為DRAM ( Dynamic RAM)和SRAM ( Static RAM)兩大類DRAM的特點是高密度，SRAM的特點是高速度下一頁,返回,上一頁,,,任務2半導體存儲器,1) SRAM ( Static RAM，靜態(tài)隨機存儲器),,SRAM的運行速度非?？欤馛PU內的一級、二級緩沖存儲器就使用了SRAM，其運行頻率與CPU的時鐘同步SRAM高速度的特點對提高系統(tǒng)性能非常有利，但價格較貴由于靜態(tài)隨機存儲器SRAM既可以用雙極型電路，也可以用MOS電路的觸發(fā)器來作存儲元件，所以沒有電容造成的刷新問題只要有電源正常供電，觸發(fā)器就能穩(wěn)定地存儲數(shù)據(jù)一旦寫入數(shù)據(jù)信息，只要不斷電，數(shù)據(jù)可以一直保持有效，且也不需要刷新由于不再需要其他的特殊操作來保留存放在上面的數(shù)據(jù)，因此將其稱為靜態(tài)存儲器2 )DRAM ( Dynamic RAM，動態(tài)隨機存儲器),下一頁,返回,上一頁,,,任務2半導體存儲器,DRAM采用MOS電路和電容作為其存儲元件。
DRAM比SRAM速度慢，但同時也比SRAM便宜得多，在容量上也可以做得更大，體積也更小，所以主存儲器都采用DRAMDRAM還用于顯示卡、聲卡、硬盤等設備中，充當設備緩沖存儲器DRAM采用MOS電路和電容作為其存儲元件，由于電容會放電，所以需要定時充電以維持存儲內容的正確，這稱為刷新例如每隔2ms刷新一次，因此稱之為動態(tài)存儲器由于DRAM具有高密度的特點，所以集成度的提高非常迅速其集成度差不多以每3年增加4倍的速度發(fā)展著與此同時，DRAM的性能也在不斷提高16 Kb DRAM的標準存取時間為200 ns,64 Kb的標準存取時間已提高到100 ns這個速度與4 Kb SRAM相比還是較慢的，因為SRAM的存取時間為35 ns下一頁,返回,上一頁,,,任務2半導體存儲器,CPU芯片的飛速發(fā)展使得RAM必須不斷改進才能適應其發(fā)展的需要CPU芯片由8位、16位發(fā)展到32位、64位，使CPU時鐘頻率由5 MHz,20 MHz繼續(xù)向2. 5 GHz , 3. 0 GHz推進與這種時鐘相適應的內存儲器的操作速度為100ns,80ns,60ns,50 ns，甚至更快，才能滿足需要這些要求對SRAM來說很容易達到，但它的集成度不夠高。
為了適應擴大內存的需要，就必須加快DRAM的存儲速度通常是把動態(tài)DRAM芯片與CPU芯片的相輔相成的發(fā)展看做是促進VLSI技術發(fā)展的重要推動力NVRAM是一種非易失性的隨機讀寫存儲器它既能快速存取，在系統(tǒng)斷電時又不會丟失數(shù)據(jù)實際上，它是把SRAM的實時讀寫功能與EEPROM的可靠非易失功能綜合在一起了下一頁,返回,上一頁,,,任務2半導體存儲器,以Inte12004 NVRAM(1984年產品)為例，它是一塊4 Kb芯片，以512 x 8“字節(jié)寬”體系結構組成其內部結構分為兩部分:一部分是高速靜態(tài)RAM陣列，另一部分是與之逐位對應(Bit-for-Bit )的非易失EEPROM備份陣列系統(tǒng)正常工作時，CPU訪問SRAM部分以完成快速讀寫當系統(tǒng)斷電或者正常關機時，芯片內部的數(shù)據(jù)保護電路測出電源電壓降至4V時能立即關閉寫入電路，而迅速地把SRAM的內容并行地轉儲到EEPROM中;電源電壓恢復后，EEPRO M中的內容又自動放入SRAM陣列中這種轉儲操作能可靠地進行10 000次其非易失能力保證數(shù)據(jù)能存儲10年以上下一頁,返回,上一頁,,,任務2半導體存儲器,5.2.3只讀存儲器,,只讀存儲器(Read-Only Memory, ROM)只允許讀出原有的內容，而不能寫入新內容。
ROM能夠永久地保存駐留在系統(tǒng)中的程序和數(shù)據(jù)即使不接電源，其內保存的信息也不會改變ROM通常用來存放那些固定不變、不需要修改的、控制計算機系統(tǒng)的監(jiān)控程序和專用程序，如基本輸入輸出系統(tǒng)(BIOS)、匯編程序、各種專用程序(如調試程序、診斷程序等)等ROM在斷電之后，其內保存的信息不會丟失，一旦通電，它就能正常工作常用的只讀存儲器又分成以下幾類1 .ROM,,一般由生產廠家把編好的程序固化在ROM中成本低而適用于批量生產下一頁,返回,上一頁,,,任務2半導體存儲器,2 .PROM,,PROM是可編程只讀存儲器(Programmable Read-Only Memory)，它與ROM的性能一樣存儲的程序在處理過程不會丟失，也不會被替換二者的區(qū)別僅是，這種PROM僅允許用戶用自己編寫的程序在PROM上進行一次燒制改寫其中內容因此PROM大都用于固化某些在使用中不需變更的程序或數(shù)據(jù)從結構上說它是根本無法擦除的目前PROM已不再常用3. EPROM,,可擦除的ROM ( Erasable Programmable Read-Only Memory)即EPROM這是一種可由用戶編程并可擦除的ROM。
存放在EPROM中的信息可以被擦除，然后再寫入，且能多次改寫其中的內容，只是寫入速度較慢這種靈活性使EPROM得到了廣泛應用，但也僅限于當成只讀存儲器用下一頁,返回,上一頁,,,任務2半導體存儲器,這種EPROM存儲器由于集成度高、成本低且在關掉電源后其內保存的信息不會丟失等特點而被廣泛使用4. EEPROM,,電可擦除可重寫只讀存儲器(EEPROM或EZPROM)也叫“電擦除可編程只讀存儲器EEPROM”或EAROM，是電可擦除PROM或電可改寫ROM在實際使用中，EEPROM多用于寫入的內容很少需要變動的情況，像在微機的基本輸入輸出系統(tǒng)(BIO時中，由于很少需要改動BIOS中的內容，大多采用EEPROM多數(shù)情況下需要的是以字節(jié)為單位的擦除和重寫，而EEPROM在這方面就具有很大的優(yōu)越性下一頁,返回,上一頁,,,任務2半導體存儲器,5.閃速存儲器,,閃速存儲器(FlashMemory)是一種特殊類型的EEPROM類的存儲器，是目前較理想的一類存儲器，具有密度高、讀寫速度快、成本低和不易丟失的特點傳統(tǒng)的存儲器只能滿足上述這些要求中的一部分閃速存儲器又稱為快擦寫型存儲器，可以用電擦除數(shù)據(jù)塊，而不是用電擦除單個的存儲單元。
它能夠實現(xiàn)RAM與ROM的所有功能閃速存儲器可像硬盤那樣用來存放為系統(tǒng)設置的信息與傳統(tǒng)存儲器相比，F(xiàn)lash的主要優(yōu)點如下1)不易丟失性與SRAM相比，F(xiàn)lash不需后備電源來保持信息2)易更新性與EEPROM相比，F(xiàn)lash的成本更低，密度和可靠性更高下一頁,返回,上一頁,,,任務2半導體存儲器,5.2.4內存條,,內存條是微機系統(tǒng)用來存放程序和數(shù)據(jù)的實際存儲器，主要有兩種類型1)單邊直插式存儲器模塊(Single Inline Memory Module,SIMM)，早期的30線、72線的內存條都屬于這種類型30線內存條早年多用在80386系列微處理器上，其容量有256 KB ,1 MB和4MB不等30線內存條可提供8位有效數(shù)據(jù)位72線內存條多用在80486、早期的Pentium微處理器上，其容量有4MB,8MB,16 MB和犯MB等，可提供犯位有效數(shù)據(jù)位下一頁,返回,上一頁,,,任務2半導體存儲器,(2)雙邊直插式存儲器模塊(Double Inline Memory Module , DIMM )，像168線的SDRAM和184線的DDR SDRAM內存條都屬于這種類型市場上的DIMM內存條出現(xiàn)了兩種標準，即普通的DIMM(也就是SDRAM，和新標準的DDR DIMM。
SDRAM內存條有168(84x2面)個引腳，故而這種內存條又被稱為168線的內存條這種168線內存條的容量有128MB ,256MB ,512MB ,1GB等不同規(guī)格，可提供64位有效數(shù)據(jù)位新標準的DDR SDRMM則有184個引腳184線內存條多與Pentium 4系列的微處理器配合使用其容量有128 MB和256MB,512MB,1 GB ,2 GB等不同規(guī)格DDR SDRAM可提供64位有效數(shù)據(jù)位下一頁,返回,上一頁,,,任務2半導體存儲器,雖然SDRAM類的內存條和DDR SDRAM類的內存條的長度相同，而且其芯片的形狀也幾乎完全相同，但SDRAM的金手指處有兩個缺口，而DDR SDRAM則只有一個缺口，這是辨別SDRAM和DDR SDRAM最簡單有效的辦法圖5-2,展示的是一款現(xiàn)代512MB DDR 400內存條它是一種適用于臺式機的DDR內存條，其容量為1 GB，金手指184個引腳，其工作頻率為400 MHz圖5-3,展示的是一款金士頓DDR2(雙通道套裝HyperX)內存條，它適用于臺式計算機的內存儲器，其容量為2 x2 048 MB =4 GB，它的工作頻率為1 066 MHz。
下一頁,返回,上一頁,,,任務2半導體存儲器,5.2.5內存儲器的主要性能指標,,(1)內存儲器容量即內存儲器所能容納的字節(jié)總數(shù)2)存取速度即從內存儲單元中將二進制信息讀到存儲器數(shù)據(jù)寄存器中(或反之)所需的時間3)存儲器的可靠性用平均無故障時間的長短來表征，即兩次故障之間的平均時間間隔4)性價比性能與價格比值返回,上一頁,,,任務3 16位微處理器的存儲管理,下面以8086微處理器的存儲管理為例，介紹16位微處理器的存儲管理技術事實上，8086有20根地址線，可訪問1MB(2,20,b =1 MB)存儲空間，地址范圍是00000 H ~ FFFFFH 任意給定一個20位二進制數(shù)(5位十六進制數(shù))地址，就可以訪問1MB中的某個存儲單元5.3.1分段存儲管理,,由于8086與地址相關的寄存器是16位(內部寄存器都是16位)，算術邏輯部件ALU也只能進行16位計算，因此只能存放16位地址，其尋址范圍也只能是64KB(2,16,b=64 KB)為了形成20位地址，以便尋址1 MB存儲空間，8086采用分段辦法管理1 MB存儲空間，即將1 MB存儲空間分成若干個邏輯段，每個邏輯段最大為64 KB。
下一頁,返回,,,任務3 16位微處理器的存儲管理,8086把內存分成4種邏輯段，即代碼段、數(shù)據(jù)段、堆棧段和附加段，如,圖5-4,所示各段可連續(xù)或不連續(xù)排列，段的區(qū)域可部分重疊，也可全部重疊在4種邏輯段中，代碼段用于存放當前要執(zhí)行的指令段，即只有已經放到代碼段的指令才能被執(zhí)行數(shù)據(jù)段或附加段用于存放指令要訪問的數(shù)據(jù)，可以事先把要處理的數(shù)據(jù)放到數(shù)據(jù)段或附加段中堆棧段用于臨時存放一些數(shù)據(jù)，如在響應中斷、子程序調用時把需要保護的數(shù)據(jù)(如斷點地址)存在堆棧中，當需要這些數(shù)據(jù)時，再把它們從堆棧中取出來存儲器分段管理的方法雖給編程帶來一些麻煩，但給模塊化程序、多通道程序及多用戶程序的設計創(chuàng)造了條件下一頁,返回,上一頁,,,任務3 16位微處理器的存儲管理,5.3.2存儲管理的相關術語,,在8086微處理器中，在描述存儲器地址時要用到4個術語，即物理地址、偏移地址、段基地址和邏輯地址1.物理地址,,8086/8088的1 MB存儲器以字節(jié)地址為單位，即存儲器是按“字節(jié)尋址”的存儲器中的每個字節(jié)中可以存放一個字節(jié)數(shù)(8位二進制數(shù))，每個字節(jié)擁有一個唯一的地址編號(20位二進制數(shù)或5位十六進制數(shù))存儲單元的地址碼由8086芯片的20條地址線提供，再經譯碼確定。
8086最大內存容量為1MB(2,20,)，這就意味著任何一個內存單元地址都要用一個20位二進制的地址表示，且把每一個內存單元的20位地址叫做物理地址下一頁,返回,上一頁,,,任務3 16位微處理器的存儲管理,2.偏移地址,,偏移地址是指段內某內存單元的物理地址，相對于段起始地址的位移量也就是說，是段內的某個存儲單元與該段段首地址的差值，稱為段內偏移地址或稱為偏移量或相對地址，用16位二進制代碼表示由于一個段最大為64 KB，故偏移地址用16位二進制數(shù)表示就可以了3.段基地址,,段基地址是放置在段寄存器上的地址信息8086對內存儲器采用分段存儲管理的辦法，8086將大小為1 MB的存儲空間分為若干段，段的大小可以根據(jù)需要決定，其最大值可為64 KB存儲器分段后，每一段都要有一個段號，且要用16位二進制數(shù)表示任務3 16位微處理器的存儲管理,其實，每個段的第1個地址的高端16位二進制代碼就是該段的段號，也叫段基地址，段基地址被保存在8086/8088的4個16位的寄存器CS,DS,SS和ES中8086/8088對存儲器分段時，各段起始位置的地址編號通常是能被16整除的內存單元可以對段寄存器設置不同的值，使對微處理器的存儲器訪問指向不同的段。
存儲器各段間可以是連續(xù)的存儲地址，也可以是不連續(xù)的存儲地址，段之間還可以部分重疊，不過，每兩段的段首地址必須相差16 B4.邏輯地址,,邏輯地址是在程序中對存儲器地址的一種表示方法，一般表示為段基址與偏移地址之和8086 CPU采用根據(jù)邏輯地址確定物理地址的方法，即將段基址左移4位與偏移地址相加，而得到內存單元的20位物理地址下一頁,返回,上一頁,,,任務3 16位微處理器的存儲管理,段內存儲單元地址與段的第1個單元地址相差的單元數(shù)稱為段內偏移地址或偏移量或相對地址，段內偏移地址也用16位二進制數(shù)表示，通過段首地址與偏移地址可以計算出段內存儲單元的20位物理地址邏輯地址由某段的段地址和段內偏移地址這兩部分組成其計算公式可以表述如下段內存儲單元20位物理地址=16位段基地址x 10H + 16位段內偏移量,,段基地址乘以10H(十六進制的16)相當于在段基地址后加4個0(二進制)，即把段基地址左移4位，再加上偏移量，可得到20位物理地址段基地址和段內偏移地址又稱為邏輯地址，邏輯地址通常寫成xxxxH ：yyyyH其中，xxxxH是段基地址，yyyyH是段內偏移地址，它們都是16位無符號數(shù)。
如某條指令的邏輯地,下一頁,返回,上一頁,,,任務3 16位微處理器的存儲管理,址為CS:IP，它表示由CS寄存器提供段基地址，由IP指令指針寄存器提供段內偏移地址如,圖5-5,所示，某段的基地址為6000 H，求段首的物理地址是多少?段內偏移量為0009 H單元的物理地址是多少?,,解如下段首的物理地址是6000 H x 10 H + 0000 H = 60000 H ,,,偏移量為9H單元的物理地址是6000H x 10H +9H =60009H,返回,上一頁,,,任務4新型存儲器技術,現(xiàn)代微機中CPU的速度提高非常快，導致快速CPU常常要等待慢速的主存，而且程序規(guī)模越來越大，只依靠主存已遠遠不能滿足需要為解決CPU與主存之間的速度匹配和存儲容量問題，人們采用了許多新型的存儲器技術來彌補兩者在速度和容量方面的差距，其中常用的有多體交叉存儲器、高速緩沖存儲器(Cache)和虛擬存儲器等5.4.1多體交叉存儲器,,多體交叉存儲器是從改進主存的結構和工作方式入手，設法提高其吞吐率，使主存速度與CPU速度相匹配下一頁,返回,,,任務4新型存儲器技術,目前大多數(shù)主存都采用MOS存儲器，其存取時間約為70 ns~300ns，比CPU速度要低一個數(shù)量級。
當主存以單一存取控制方式工作時，CPU每次訪問主存，只能讀出或寫人一個信息，在訪問過程中，CPU大部分時間處于等待狀態(tài)，效率很低多體交叉存儲器的設計思想是在物理上將主存分成多個模塊，每一個模塊都包括一個存儲體、地址緩沖寄存器和數(shù)據(jù)緩沖寄存器等，即它們都是一個完整的存儲器因此，CPU就能同時訪問各個存儲模塊，任何時候都允許對多個模塊并行地進行讀/寫操作，從而提高整個存儲系統(tǒng)的平均訪問速度多體交叉存儲器實際上是把整個主存地址空間劃分為多個同樣大小的地址分空間為了提高主存的數(shù)據(jù)傳輸速率，可以采用交叉編址的方案，,下一頁,返回,上一頁,,,任務4新型存儲器技術,即利用主存地址的低K位來選擇模塊(可確定2,k,個模塊)，高m位用來指定模塊中的存儲單元，這樣連續(xù)的幾個地址就位于相鄰的幾個模塊中，而不是在同一個模塊中，故稱為“多體交叉編址”CPU要訪問主存的幾個連續(xù)地址時，可使這幾個模塊同時工作，整個主存的平均利用率得到提高5.4.2高速緩沖存儲器(cache),,在多級存儲系統(tǒng)中，為解決CPU和主存之間的速度匹配問題，除采用多體交叉存儲等技術外，更有效的一種方法是在CPU與主存間設置一個容量小但存取速度比主存快數(shù)倍的存儲器，稱為高速緩沖存儲器(Cache)。
下一頁,返回,上一頁,,,任務4新型存儲器技術,Cache可提高CPU訪問存儲器時的存取速度，減少處理器的等待時間，對提高整個處理器的性能將起到非常重要的作用Cache的全部功能由硬件實現(xiàn)，對程序員來說是“透明”的，Cache的存在使得程序員面對一個既有Cache速度，又有主存容量的存儲系統(tǒng)CPU不僅和Cache相連，而且和主存之間也要保持通路1. cache的工作原理,,對大量典型程序運行情況的分析結果表明，在一個較短的時間間隔內，由程序產生的地址往往集中在存儲器邏輯地址空間很小范圍內下一頁,返回,上一頁,,,任務4新型存儲器技術,指令地址的分布本來就是連續(xù)的，再加上循環(huán)程序段和子程序段要重復執(zhí)行多次，因此，對這些地址的訪問就自然地具有時間上集中分布的傾向數(shù)據(jù)分布的這種集中傾向不如指令明顯，但對數(shù)組的存儲和訪問以及工作單元的選擇都可使存儲器地址相對集中這種對局部范圍的存儲器地址頻繁訪問，而對此范圍以外的地址則訪問甚少的現(xiàn)象，稱為程序訪問的局部性原理根據(jù)該原理可在主存和CPU寄存器之間設置一個高速但容量相對較小的存儲器Cache，把正在執(zhí)行的指令地址附近的一小部分指令或數(shù)據(jù)，即當前最活躍的程序或數(shù)據(jù)從主存成批調入Cache，供CPU在一段時間內隨時使用，大大減少CPU訪問主存的次數(shù)，從而加速程序的運行。
下一頁,返回,上一頁,,,任務4新型存儲器技術,微機系統(tǒng)正是依據(jù)此原理不斷地將與當前指令集相關聯(lián)的一個不太大的后繼指令集從內存讀到Cache，然后再高速傳送給CPU，從而達到速度匹配CPU對存儲器進行數(shù)據(jù)請求時先訪問Cache如數(shù)據(jù)在Cache中，則CPU對C ache進行讀/寫操作，稱為“命中”由于局部性原理不能保證所請求的數(shù)據(jù)都在Cache中，所以存在一個“命中率”，即CPU在任意一個時刻從Cache中可靠獲取數(shù)據(jù)的幾率命中率越高從Cache中正確獲取數(shù)據(jù)的可靠性就越大1)要訪問的數(shù)據(jù)在Cache中讀操作時，CPU可直接從C ache中讀取數(shù)據(jù)，不涉及主存寫操作時，需改變C ache和主存中相應兩個單元的內容有兩種處理辦法，一種是Cache單元和主存中相應單元同時被修改，稱為“直通存儲法”另一種是只修改Cache單元內容，同時用一個標志位作為標志，當有標志位的信息塊從Cache中移去時再修改相應主存單元，把修改信息一次寫回主存，稱為“寫回法”顯然直通存儲法比較簡單，但對于需多次修改的單元來說，可能導致不必要的主存復寫工作下一頁,返回,上一頁,,,任務4新型存儲器技術,(2)要訪問的數(shù)據(jù)不在Cache中。
此時CPU直接對主存進行操作讀操作時，把主存中相應信息塊送Cache，同時把所需數(shù)據(jù)送CPU，不必等待整個塊都裝入Cache，這種方法稱為“直通取數(shù)”寫操作時，將信息直接寫入內存主存和C ache存儲區(qū)均劃分成塊(block)，每塊由多個信息字組成，兩者間以塊為單位交換信息Cache的內容是在讀/寫過程中逐步調入的，是主存中部分內容的副本信息塊調往Cache時的存放地址與它在主存時的不可能一致，兩種地址間有一定對應關系，這種對應關系稱為地址映像函數(shù)將主存地址變換成Cache地址的變換過程一般是通過硬件地址變換機構按所采用的地址映像函數(shù)自動完成的下一頁,返回,上一頁,,,任務4新型存儲器技術,Cache存儲容量比主存容量小得多，但不能太小，太小會使命中率太低;也沒有必要過大，過大不僅會增加成本，且當容量超過一定值后，命中率隨容量增加將不會有明顯增長只要Cache空間與主存空間在一定范圍內保持適當比例的映射關系，Cache命中率還是相當高的一般規(guī)定Cache與內存的空間比為4：1 000，即128 KB Cash可映射32 MB內存;256KB Cache可映射64 MB內存在這種情況下，命中率都在90%以上。
至于沒有命中的數(shù)據(jù)，CPU只好直接從內存獲取獲取的同時也把它復制到Cache，以備下次訪問下一頁,返回,上一頁,,,任務4新型存儲器技術,2. Cache的基本結構,,Cache通常由相連存儲器實現(xiàn)相連存儲器的每一個存儲塊都具有額外的存儲信息，稱為標簽(tab訪問相連存儲器時，將地址和每一個標簽同時進行比較，對標簽相同的存儲塊進行訪問Cache的3種基本結構如下1)全相連C ache存儲的塊與塊之間，以及存儲順序或保存的存儲器地址之間沒有直接關系可訪問很多的子程序、堆棧和段，而它們位于主存儲器的不同部位上因此，Cache保存著很多互不相關的數(shù)據(jù)塊，Cache必須對每個塊和塊自身的地址加以存儲當請求數(shù)據(jù)時，Cache控制器要把請求地址同所有地址加以比較，進行確認這種結構的主要優(yōu)點是能夠在給定時間內去存儲主存儲器中的不同的塊，命中率高;缺點是每一次請求數(shù)據(jù)同Cache中的地址進行比較需要相當?shù)臅r間，速度較慢下一頁,返回,上一頁,,,任務4新型存儲器技術,(2)直接映像Cache由于每個主存儲器的塊在Cache中僅存在一個位置，因而把地址比較次數(shù)減少為一次其做法是，為Cache中的每個塊位置分配一個索引字段，用tag字段區(qū)分存放在Cache位置上不同的塊。
直接映像把主存儲器分成若干頁，主存儲器每一頁與Cache存儲器大小相同，匹配的主存儲器偏移量可直接映像為Cache偏移量Cache的tag存儲器(偏移量)保存著主存儲器的頁地址(頁號)這種方法優(yōu)于全相連Cache，能進行快速查找，缺點是當主存儲器組之間做頻繁調用時，Cache控制器必須做多次轉換3)組相連Cache介于全相連Cache和直接映像Cache之間使用幾組直接映像的塊，對于某一個給定的索引號可允許有幾個塊位置，因而可以增加命中率和系統(tǒng)效率下一頁,返回,上一頁,,,任務4新型存儲器技術,3.替換算法,,一個好的替換算法首先要看訪問Cache的命中率如何，其次要看是否容易實現(xiàn)替換算法的目標是使Cache獲得最高的命中率，就是讓Cache中總是保持著使用頻率高的數(shù)據(jù)，從而使CPU訪問Cache的成功率最高替換算法有如下4個1)隨機替換算法隨機替換算法是最簡單的替換算法當需要找替換的信息塊時，用隨機數(shù)發(fā)生器產生一個隨機數(shù)，即為被替換的塊號這種算法完全不反映程序的局部性特點，沒有考慮信息塊的歷史情況和使用情況，命中率很低2)先進先出(FIFO)算法把最早進入Cache的信息塊給替換掉為實現(xiàn)這種算法，需要在地址變換表中設置一個歷史位，每當有一個新塊調入Cache時，就將已進入Cache的所有信息塊的歷史位加1。
下一頁,返回,上一頁,,,任務4新型存儲器技術,需要替換時只要挑選歷史位中數(shù)值最大的信息塊作為被替換塊即可這種算法在一定程度上能反映程序的局部性特點，比隨機算法好，但這種方法只考慮歷史情況，并沒有反映出信息使用情況，所以其命中率也并不高原因很簡單，最先進來的信息塊，或許就是經常要用的塊3)近期最少使用(LRU)算法把最近使用最少的信息塊替換掉，要求隨時記錄Cache中各信息塊的使用情況為反映每個信息塊的使用情況，要為每個信息塊設置一個計數(shù)器，以便確定哪個信息塊是近期最少使用的LRU算法也可用堆棧來實現(xiàn)，也稱為堆棧型算法當所設堆棧已滿，又有一個信息塊要求調入Cache時，先檢查堆棧中是否已經有這一塊如有將這信息塊從堆棧中取出壓入堆棧棧頂;如沒有將該信息塊直接壓入棧項原來在棧底上的信息塊就成為被替換的信息塊而被壓出堆棧，這樣就保證任何時候棧頂上的信息塊總是剛被訪問過的塊，而棧底上的塊總是最近沒有被訪問過的塊下一頁,返回,上一頁,,,任務4新型存儲器技術,這種算法能較好地反映程序局部性特征，可獲得較高的命中率但由于近期使用少的未必是將來使用最少的，所以這種算法的命中率比FIFO有所提高，但并非最理想。
4)優(yōu)化替換算法這是一種理想算法，實現(xiàn)起來難度較大因此，只作為衡量其他算法的標準，這種算法需要程序運行兩次，第1次分析地址流，第2次才真正運行程序5.4.3虛擬存儲器,,1.虛擬存儲器的概念,,虛擬存儲器(virtual memory)以存儲器訪問局部性為基礎，建立在主存一輔存物理體系結構上，同時還有輔助軟件、硬件來對主存與輔存之間的數(shù)據(jù)交換實現(xiàn)控制功能虛擬存儲器是為了擴大容量，把輔存當做主存使用，它將主存和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間程序運行時，,下一頁,返回,上一頁,,,任務4新型存儲器技術,用戶可訪問輔存中信息，可使用與訪問主存同樣的尋址方式，所需的程序和數(shù)據(jù)由輔助軟件和硬件自動調人主存，之所以叫做“虛擬”，是因為這樣的主存并不是真實存在的在一個虛擬存儲系統(tǒng)中，展現(xiàn)在CPU面前的存儲器容量并不是實存容量加上輔存容量，而是一個比實存大得多的虛存空間，它與實存和輔存空間的容量無關，取決于機器所能提供的虛存地址碼的長度如某計算機系統(tǒng)中，存儲器按字節(jié)編址，可提供的虛存地址碼長48位，能提供的虛存空間為2,48,B = 256TB，這是任何計算機系統(tǒng)主存儲器所不可能達到的容量。
CPU以邏輯地址訪問主存，由輔助硬件和軟件確定邏輯地址和物理地址的對應關系，判斷這個邏輯地址指示的存儲單元內容是否已裝入主存如在主存，CPU就直接執(zhí)行該程序或數(shù)據(jù);如不在主存，系統(tǒng)存儲管理軟件和輔助硬件就會把訪問單元所在的程序塊從輔存調入主存，并把邏輯地址轉換成實地址下一頁,返回,上一頁,,,任務4新型存儲器技術,主存一輔存層次的虛擬存儲和C ache一主存層次有很多相似之處，但虛擬存儲器和Cache仍有如下的區(qū)別1) Cache用于彌補主存與CPU的速度差距;虛擬存儲器用來彌補主存和輔存之間的容量差距2) Cache每次傳送信息塊是定長的，只有幾十字節(jié);虛擬存儲器信息塊劃分有分頁、分段等，長度可以很大，達幾百或幾千字節(jié)3)CPU可直接訪問Cache;而CPU不能直接訪問輔存4)Cache存取信息的過程、地址變換和替換算法等全部由輔助硬件實現(xiàn)，對程序員是透明的;而虛擬存儲器是由輔助軟件(操作系統(tǒng)的存儲管理軟件)和硬件相結合進行信息塊的劃分和程序的調度下一頁,返回,上一頁,,,任務4新型存儲器技術,2.頁式虛擬存儲器,,以頁為信息傳送單位的虛擬存儲器叫做“頁式虛擬存儲器”頁式虛擬存儲器中，將虛擬空間和主存空間機械地分成大小固定的頁。
頁的大小隨機器而異，一般為512 B或幾千字節(jié)不等，通常都取2的整數(shù)次冪個字節(jié)這種劃分是一種邏輯劃分，可由管理軟件任意指定因此，頁的起始地址都落在低位地址為零的地址上虛存空間中所劃分的頁稱為“虛頁”，主存空間中所劃分的頁稱為“實頁”頁面由0開始順序編號，分別稱為虛頁號和實頁號虛擬地址由頁號(頁表索引)和頁內地址(偏移地址)兩部分組成(高位字段為虛頁號，低位字段為頁內地址);物理地址分成實頁號和頁內地址兩部分，,下一頁,返回,上一頁,,,任務4新型存儲器技術,頁內地址的長度由頁面大小決定，實頁號的長度取決于主存的容量因為虛存和實存頁面大小一致，所以信息由虛頁向實頁調入時以頁為單位，頁邊界對齊，頁內地址無需修改就可直接使用因此，虛一實地址的轉換主要是虛頁號向實頁號的轉換，這個轉換關系由頁表給出為實現(xiàn)地址變換，要建立一張?zhí)摰刂讽撎柵c實地址頁號的對照表，記錄程序的虛頁面調入主存時被安排在主存中的位置，這張表叫“頁表”，是存儲管理軟件根據(jù)主存運行情況自動建立的因為虛存空間比實存空間大得多，故虛頁號要比實頁號的長度長虛擬存儲模式中，每一個程序都有一個自己獨立的虛存空間也就是說，同一個系統(tǒng)運行不同的程序時會有不同的虛存空間。
程序運行時，存儲管理軟件要根據(jù)主存的運行情況為每一個程序建立一張獨立的頁表，存放在主存特定區(qū)域頁表信息字按虛頁號順序排列，,下一頁,返回,上一頁,,,任務4新型存儲器技術,在每個虛頁中都有一個描述頁表狀況的信息字，稱為“頁表信息字”，其中存放該虛頁對應到實存中的頁號以及一些其他信息當一個虛頁號向實頁號轉換時，先應找到該程序的頁表區(qū)首地址，然后按虛頁號順序找到該頁的頁表信息字由于頁表被保存在內存的特定區(qū)域中，程序投入運行時，便由存儲管理軟件把這個程序的頁表區(qū)首地址送到頁表的基址寄存器中頁式虛擬存儲器每頁長度固定且可順序編號，頁表設置很方便虛頁調入主存時，主存空間分配簡單，開銷小，頁面長度較小，主存空間可得到充分地利用，因而得到廣泛應用缺點是程序不可能正好是頁面的整數(shù)倍，最后一頁的零頭無法利用而浪費，同時機械分頁無法照顧程序內部的邏輯結構，幾乎不可能出現(xiàn)一頁正好是一個邏輯上獨立的程序段，指令或數(shù)據(jù)跨頁的狀況會增加查頁表的次數(shù)和頁面失效的可能性下一頁,返回,上一頁,,,任務4新型存儲器技術,3.段式虛擬存儲器,,段式虛擬存儲器是以程序的邏輯結構所自然形成的段作為主存分配單位進行存儲器管理其中每個段的長度可不同，可獨立編址。
有的段甚至可事先不確定大小，而在執(zhí)行時動態(tài)地決定程序運行時，以段為單位整段從輔存調入主存，一段占用一個連續(xù)的存儲空間，CPU訪問時仍需進行虛-實地址的轉換它與頁式虛擬存儲器技術十分相似，每個程序都有一個段表，存放程序段裝入主存的狀態(tài)信息，主要有段號、段起點、裝入位置和段長度等程序運行時，要先根據(jù)段表確定所訪問的虛段是否已經存在于主存中如沒有，則先將其調入主存;如已在主存中，則進行虛一實轉換，確定其在主存中的位置下一頁,返回,上一頁,,,任務4新型存儲器技術,段式虛擬存儲器配合了模塊化程序設計，使各段之間相互獨立、互不干擾程序按邏輯功能分段，各有段名，便于程序段公用和按段調用，可提高命中率不足之處是各段長度不等，調入主存時主存空間分配工作比較復雜，段與段之間的內存空間常常不好利用而造成浪費4.段頁式虛擬存儲器,,為充分發(fā)揮頁式和段式虛擬存儲器各自的優(yōu)點，可把兩者結合起來形成段頁式虛擬存儲器，將存儲空間仍按程序的邏輯模塊分段，以保證每個模塊的獨立性和便于用戶公用每段又劃分為若干個頁，頁面大小與實存頁面相同虛擬地址的格式包括段號、頁號和頁內地址三部分實地址則只有頁號和頁內地址虛存與實存之間信息調度以頁為基本單位。
每個程序有一張段表，每段對應一張頁表CPU訪問時，由段表指出每段對應的頁表的起始地址，而每一段的頁表可指出該段的虛頁在實存空間的存放位置(實頁號)，最后與頁內地址拼接即可確定CPU要訪問的信息的實存地址這是一種較好的虛擬存儲器管理方式返回,上一頁,,,圖5-1存儲系統(tǒng)的層次結構,返回,,,圖5-2一款現(xiàn)代512MB DDR 400內存條,返回,,,圖5-3 一款金士頓4GBDDR2內存條,返回,,,圖5-4內存分段示意圖,返回,,,圖5-5邏輯段,返回,,,。
